（原标题：存储巨头，盯上混杂键合）

若是您但愿不错频繁碰面，迎接标星保藏哦~

起首：施行由半导体行业不雅察（ID：icbank）轮廓自theelec，谢谢。

韩国内存芯片制造商三星和 SK 海力士瞻望将在其行将推出的 3D DRAM 中接收混杂键合本领。

SK海力士在上周于首尔举行的国外内存研讨会2024会议上暗意，将在其3D DRAM坐褥中利用晶圆键合本领。

晶圆键合也称为混杂键合，其中芯片垂直堆叠并通过硅通孔 (TSV) 或微铜线聚会，而况 I/O 胜利聚会而无需凸块。

把柄芯片的堆叠面目，它们被称为晶圆到晶圆、晶圆到芯片和芯片到芯片。

3D DRAM 是 DRAM 的翌日见识，其中 DRAM 单位垂直堆叠，就像今天的 NAND 单位垂直堆叠相同。

三星和 SK 海力士筹备在不同的晶圆上制造单位和外围缔造，并通过混杂键合将它们聚会起来。

必须这么作念，因为像现存的 DRAM 那样将外围缔造附加在归并晶圆上的单位层侧面会过度扩大名义积。

将外围缔造隔离在不同的晶圆上，不错简单地加多单位密度。

三星也正在参谋 4F Square DRAM，而况有望在其坐褥中利用混杂键合。

外围晶圆将贴附在底部，并在其上方堆叠两个存储单位晶圆。最上头的存储单位晶圆还将具有 I/O 焊盘和多层金属布线。

4F Square 是一种单位阵列结构，与当今营业化的 6F Square DRAM 比较，其芯片名义积减少了 30%。

三星保管 HBM 16H 所需的混杂键合

三星在最近的一篇论文中暗意，它合计制造 16 堆栈高带宽存储器 (HBM) 需要混杂键合。

该公司在上个月于科罗拉多州举行的 2024 年 IEEE 第 74 届电子元件和本相识议上发表的论文（韩语题为《用于 HBM 堆叠的 D2W（芯片到晶圆）铜键合本领参谋》）中暗意，16 个堆栈及以上的 HBM 混杂键合是必须的。

混杂键合是下一代封装本领，当芯片通过硅通孔 (TSV) 或微不雅铜线垂直堆叠时，堆叠之间莫得凸块。它们是胜利堆叠的。因此，混杂键合也称为胜利键合。

与当今使用的热压（TC）键合比较，不错在更低的高度键合更多芯片堆叠，元富配资同期散热效果也获取提升。

三星在论文中暗意，较低的高度是接收混杂键合的主要原因。为了将 17 个芯片（一个基础芯片和 16 个中枢芯片或堆栈）封装在 775 微米的尺寸中，必须放松芯片之间的缺欠。

三星已使用 TC 非导电薄膜来堆叠芯片，直至其 12 堆栈 HBM。

除了利用混杂键合以外，惩处该问题的其他治安是使中枢芯片尽可能薄或减小凸块间距。

关联词，除了混杂键合以外的两种治安被合计一经达到了极限。一位知情东说念主士暗意，将中枢芯片的厚度罢休在 30 微米以下相配繁重。三星在其论文中还指出，由于凸块的体积，使用凸块聚会芯片存在局限性。这家科技巨头还指出，凸块短路问题使得放松间距变得繁重。

三星还共享了如何使用混杂键合制造 HBM 的筹备。逻辑晶圆历程化学机械抛光 (CMP) 和等离子工艺。然后晶圆历程去离子水冲洗。然后堆叠芯片。中枢芯片在 CMP 之后历程芯片隔离工艺。尔后的工艺圭臬与逻辑晶圆商酌。等离子工艺和冲洗是为了激活名义。这会在名义酿成氢氧化物，将颗粒粘合在沿路。历程退火工艺后，铜也会被粘合。

本年 4 月，三星使用子公司 Semes 的混杂键合缔造制造了 HBM 16H 样品。这家科技巨头暗意，该芯片运转平日。除了 Semes，BESI 和韩华精密机械也在开拓混杂键合缔造。

三星暗意，筹备在 2025 年制造 HBM4 样品（主要为 16 层堆栈），并于 2026 年进行量产。

https://www.thelec.net/news/articleView.html?idxno=4881

点这里加柔软，锁定更多原创施行

*免责声明：本文由作家原创。著作施行系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复古，若是有任何异议，迎接关连半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第3804期施行，迎接柔软。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

可爱咱们的施行就点“在看”共享给小伙伴哦

• 混杂
• 巨头
• 盯上
• 存储